1. 제목
디지털전자회로 실습 보고서
NOT 게이트 설계 및 시뮬레이션

2. 실습목적
VHDL을 이용하여 NOT 게이트를 설계하고, Logisim-evolution과 Questa를 활용하여 시뮬레이션을 진행하였다. 입력값에 따른 출력값을 확인하여 NOT 게이트의 논리 동작이 정상적으로 수행되는지 검증하였다.

3. VHDL코드
```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

entity not_gate is
    Port (
        a : in  STD_LOGIC;
        y : out STD_LOGIC
    );
end not_gate;

architecture Behavioral of not_gate is
begin
    y <= not a;
end Behavioral;
```

logisim회로




그림 1. Logisim-evolution을 이용한 NOT 게이트 회로

4. 시뮬레이션 결과
(1)입력 a=0




그림 2. 입력 a=0일 때의 시뮬레이션 결과

입력 a를 0으로 설정했을 때 출력 y가 1로 나타났다. 따라서 NOT 게이트의 반전 동작이 정상적으로 확인되었다.

(2) 입력 a=1




그림 3. 입력 a=1일 때의 시뮬레이션 결과

입력 a를 1로 설정했을 때 출력 y가 0으로 나타났다. 입력 신호가 정상적으로 반전되는 것을 확인하였다.

5. 결론

이번 실습에서는 VHDL을 이용하여 NOT 게이트를 설계하고 Logisim-evolution과 Questa를 이용하여 시뮬레이션하였다. 시뮬레이션 결과 입력이 0일 때 출력은 1이 되었고, 입력이 1일 때 출력은 0이 되었다. 이를 통해 작성한 VHDL 코드와 회로가 NOT 게이트의 논리 동작을 정상적으로 수행하는 것을 확인하였다.